Cette première unité pose les fondements physiques indispensables à toute compréhension avancée du matériel informatique. Vous découvrirez pourquoi la fréquence des processeurs stagne depuis vingt ans, comment les transistors ont évolué vers des architectures 3D, et quels sont les vrais enjeux des nœuds de gravure modernes.
La hiérarchie du système
Un ordinateur est un empilement de couches d’abstraction — application, système d’exploitation, hyperviseur, microcode, silicium — où chaque couche masque la complexité de celle du dessous. La couche matérielle reste le fondement de tout : aucune optimisation logicielle ne peut s’affranchir des trois goulots d’étranglement physiques qui gouvernent l’électronique numérique moderne.
Les trois limites physiques fondamentales
1. La vitesse de la lumière. Un signal électrique se propage à environ 29,9 cm/ns dans le vide, mais seulement 15 à 20 cm/ns dans le cuivre ou le silicium. À 5 GHz, une période d’horloge dure 200 ps : la lumière ne parcourt que 3 à 4 cm dans un PCB. C’est cette limite qui impose les architectures multi-cœurs plutôt qu’un cœur unique toujours plus rapide.
2. La dissipation thermique (loi de Joule). Chaque commutation d’un transistor CMOS dissipe une énergie proportionnelle à C × V² × f. Doubler la fréquence double la puissance ; doubler la tension la quadruple. C’est la raison pour laquelle la course à la fréquence brute s’est arrêtée vers 2005
(le « mur thermique de 4 GHz ») au profit du parallélisme et de l’IPC.
3. L’intégrité du signal. Au-delà de quelques centaines de mégahertz, une piste de circuit imprimé devient une ligne de transmission soumise à la diaphonie et aux réflexions dues aux discontinuités d’impédance. La conception des bus modernes — PCIe, DDR5, USB4 — est autant un exercice d’électromagnétisme que d’informatique.
La loi de Moore et la chute du Dennard Scaling
La loi de Moore (Gordon Moore, 1965) est une observation empirique : le nombre de transistors par circuit intégré double environ tous les deux ans. Ce n’est pas une loi physique, mais une tendance industrielle aujourd’hui fortement ralentie.
Le Dennard Scaling (Robert Dennard, 1974) est la règle qui rendait la loi de Moore utile : à chaque nouveau nœud de gravure, en réduisant les dimensions du transistor d’un facteur k et la tension d’alimentation du même facteur k, la densité double, la fréquence augmente, et la consommation par mm² reste constante. Ce régime s’est effondré vers 90 nm : le courant de fuite par effet tunnel est devenu significatif, et la puissance surfacique augmente à chaque nœud.
Évolution des transistors : FinFET, GAAFET, nanosheet
FinFET : le transistor 3D (22 nm, 2011)
À 22 nm (Intel, 2011), l’industrie bascule du transistor planaire au FinFET (tri-gate). Le canal de conduction n’est plus une surface plane mais une ailette verticale de silicium (« fin ») entourée par la grille sur trois côtés. Ce contrôle électrostatique renforcé réduit fortement le courant de fuite sous le seuil (subthreshold leakage).
GAAFET / nanosheet (3 nm et au-delà)
Vers 3 nm, le FinFET atteint ses limites électrostatiques. La génération suivante est le GAAFET (Gate-All-Around FET) : la grille entoure le canal sur ses quatre côtés. Intel l’appelle RibbonFET (nœud Intel 18A). TSMC déploie sa variante nanosheet à partir du nœud N2.
Ce que « 5 nm » signifie vraiment
Les appellations commerciales ne correspondent plus à une dimension physique réelle. La densité de transistors du 5 nm TSMC N5 est d’environ 171,3 MTr/mm² contre 96,5 MTr/mm² en 7 nm (gain ×1,8). La tension de fonctionnement (≈0,5 à 0,7 V) ne peut plus baisser : en dessous, l’agitation thermique des porteurs (kT) rend la commutation non fiable. La puissance surfacique (W/mm²) devient le facteur limitant.
Mobilité des porteurs et température
La mobilité des porteurs dans le silicium diminue quand la température augmente, à cause de la diffusion par phonons. Un CPU à 90 °C présente une résistance interne plus élevée qu’à 40 °C. Sans compensation dynamique par le VRM, ce phénomène peut s’auto-entretenir (thermal runaway), d’où les mécanismes de throttling
intégrés à tous les processeurs modernes.
Matériaux avancés : high-k metal gate et interconnexions
Depuis 45 nm (Intel, 2007), l’oxyde de grille SiO₂ a été remplacé par un diélectrique high-k à base d’hafnium (HfO₂), associé à une grille métallique (HKMG — High-K Metal Gate). Cette combinaison permet une épaisseur électrique équivalente plus fine sans courant de fuite catastrophique. Pour les interconnexions, la recherche se tourne vers le ruthénium ou le cobalt pour les niveaux de métal les plus fins, où la résistivité effective du cuivre augmente fortement par diffusion aux joints de grains.
- Les trois limites physiques (vitesse de la lumière, thermique, intégrité du signal) gouvernent toute l’architecture matérielle
- Le Dennard Scaling est mort vers 2005 : on ne peut plus simplement augmenter la fréquence
- FinFET → GAAFET : chaque génération améliore le contrôle électrostatique du canal transistor
- Le nœud « 5 nm » n’est pas 5 nm physiquement — c’est une métrique de densité de transistors
- La mobilité des porteurs décroît avec la température : d’où le throttling thermique automatique
-
Add a note